计算机组成原理

0逻辑电路基础

常用的时序逻辑电路模块

常用的时序逻辑电路模块


定义：时序逻辑电路在任何时刻的输出不仅取决于该时刻的输入，而且还取决于电路的原来状态。

电路构成：

存储电路（主要是触发器，必不可少）

组合逻辑电路（可选）。

时序逻辑电路的状态是由存储电路来记忆和表示的。



时序逻辑电路的结构框图

常用的时序逻辑电路模块

寄存器、移位寄存器、异步计数器、同步计数器

1 寄存器

1. 寄存器通常分为两大类：

数码寄存器：存储二进制数码、运算结果或指令等信息的电路。

移位寄存器：不但可存放数码，而且在移位脉冲作用下，寄存器中的数码可根据需要向左或向右移位。

2. 组成：触发器和门电路。


一个触发器能存放一位二进制数码；

*N*个触发器可以存放*N*位二进制数码。

3. 寄存器应用举例：

(1) 运算中存贮数码、运算结果。

(2) 计算机的CPU由运算器、控制器、译码器、寄存器组成，其中就有数据寄存器、指令寄存器、一般寄存器。



4. 寄存器与存储器有何区别?

寄存器内存放的数码经常变更，要求存取速度快，一般无法存放大量数据。（类似于宾馆的贵重物品寄存、超级市场的存包处。）

存储器存放大量的数据，因此最重要的要求是存储容量。（类似于仓库）

1.1 数码寄存器

1．由D触发器构成的数码寄存器

数码寄存器具有接收、存放、输出和清除数码的功能。电路组成

在接收指令（在计算机中称为写指令）控制下，将数据送入寄存器存放；需要时可在输出指令（读出指令）将数据由寄存器输出。




图5-1　单拍工作方式的数码寄存器

（2）工作原理

当$CP\uparrow$时，触发器更新状态，$Q_3Q_2Q_1Q_0=D_3D_2D_1D_0$，即接收输入数码并保存。


单拍工作方式：不需清除原有数据，只要$CP\uparrow$一到达，新的数据就会存入。

常用4*D*型触发器74LS175、6*D*型触发器74LS174、8*D*型触发器74LS374或MSI器件等实现。

2．由D型锁存器构成的数码寄存器

（1）锁存器的工作原理


送数脉冲*CP*为锁存控制信号输入端，即使能信号（电平信号）。



②当CP=1时，*D*数据输入不影响电路的状态，电路锁定原来的数据。

即当使能信号结束后（锁存），数据被锁住，输出状态保持不变。

（2）集成数码锁存器74LS373



8*D*型锁存器74LS373
(a) 外引脚图　(b) 逻辑符号

8*D*型锁存器74LS373功能表

输　入			输　出
$\overline{OC}$	C	D	Q
0	1	1	1
0	1	0	0
0	0	×	Q_0（被锁存的状态）
1	×	×	Z（高阻态）

$\overline{OC}$ 为三态控制端（低电平有效）

当 $\overline{OC}$ =1 时，8 个输出端 1*Q*~8*Q* 均为高阻态；

当 $\overline{OC}$ =0 时，8 个输入数据 1*D*~8*D* 能传输到输出端。

C 为锁存控制输入端，送数脉冲 CP 从 C 端加入。

C=0 时，保持数据（锁存）；

C=1 时，接收输入数据。

常用于数字系统和计算机系统中的总线。

1.2　移位寄存器

移位寄存器除了具有存储数码的功能外，还具有移位功能。

移位功能：寄存器中所存数据，可以在移位脉冲作用下逐位左移或右移。

在数字电路系统中，由于运算（如二进制的乘除法）的需要，常常要求实现移位功能。

（1）移位操作

1. 逻辑移位

是针对无符号数的移位运算。常用的有逻辑左移和逻辑右移。 1）逻辑左移1位

将原有数中的每一位都向左移动1位，左面移出的高位 丢弃掉，右面低位空出的位置补“0”。

原有数据	X1	X2	…	X_{n-1}	Xn
左移之后	X2	X3	…	Xn	0

（1）移位操作

1. 逻辑移位

是针对无符号数的移位运算。常用的有逻辑左移和逻辑右移。

2）逻辑右移1位

将原有数中的每一位都向右移动1位，右面移出的高位 丢弃掉，左面高位空出的位置补“0”。

原有数据	X1	X2	…	X_{n-1}	Xn
右移之后	0	X1	…	X_{n-2}	X_{n-1}

（1）移位操作

2. 算术移位

是针对有符号数的移位运算。在算术移位过程中要保持原有数据的正负不变，仅仅是数值的大小发生变化。

1）原码移位操作

符号位保持不变。

数值部分单独移位，移走位丢弃掉，空出的数位补“0”


（1）移位操作

1）原码移位操作

符号位保持不变。

数值部分单独移位，移走位丢弃掉，空出的数位补“0”

正数：　　负数：



（1）移位操作

2）补码移位操作

符号位保持不变。数值部分单独移位，移走位丢弃掉。

对于正数，空出的数位补0。

对于负数，左移时空出的数位补0，右移时空出的数位补上符号位1

移位前：

0	X1	X2	…	Xn

左　移：

0	X2	X3	…	0

右　移：

0	0	X1	…	X_{n-1}

移位前：

1	X1	X2	…	Xn

左　移：

1	X2	X3	…	0

右　移：


1	1	X1	…	X_{n-1}

1．单向移位寄存器

单向移位寄存器，是指仅具有左移功能或右移功能的移位寄存器。

（1）右移位寄存器

① 电路组成



4位右移位寄存器

同步时序逻辑电路

② 工作过程

将数码1101右移串行输入给寄存器（串行输入是指逐位依次输入）。


在接收数码前，从输入端输入一个负脉冲把各触发器置为0状态（称为清零）。

③ 状态表

4位右移位寄存器状态表

CP顺序	输 入D_{SR}	输 出 Q_0 Q_1 Q_2 Q_3
0	1	0 0 0 0
1	1	1 0 0 0
2	0	1 1 0 0
3	1	0 1 1 0
4	0	1 0 1 1
5	0	0 1 0 1
6	0	0 0 1 0
7	0	0 0 0 1
8	0	0 0 0 0

④ 时序图



并行输出

右移位寄存器时序图

串行输出

（2）左移位寄存器

串行输入




图5-6　4位左移位寄存器

异步清零

② 工作过程


将数码1011左移串行输入给寄存器。在接收数码前清零。

③ 状态表

表5-3　4位左移位寄存器状态表

*CP*顺序	输 入D_{SR}	输 出 Q_0 Q_1 Q_2 Q_3
0	1	0 0 0 0
1	0	0 0 0 1
2	1	0 0 1 0
3	1	0 1 0 1
4	0	1 0 1 1
5	0	0 1 1 0
6	0	1 1 0 0
7	0	1 0 0 0
8	0	0 0 0 0

④ 时序图。



左移位寄存器

2．集成双向移位寄存器

$\overline{CR}$：异步置零端　　M_1、M_0：工作方式控制端

$D_0 \sim D_3$：并行数码输入端　　$Q_0 \sim Q_3$：并行数码输出端

D_{SR}：右移串行数码输入端　　D_{SL}：左移串行数码输入端

CP：移位脉冲输入端

成的

逻辑

CC4022和74194等




图5-8　双向移位寄存器74LS194

（a）外引脚图　（b）逻辑符号

表5-4 74LS194功能表

输入										输出				说明
$\overline{CR}$	M_1	M_0	CP	D_{SL}	D_{SR}	D_0	D_1	D_2	D_3	Q_0	Q_1	Q_2	Q_3	
0	×	×	×	×	×	×	×	×	×	0	0	0	0	异步置零
1	×	×	0	×	×	×	×	×	×	保			持	保持
1	0	0	×	×	×	×	×	×	×	保			持	保持
1	0	1	↑	×	1	×	×	×	×	1	Q_0	Q_1	Q_2	右移输入1
1	0	1	↑	×	0	×	×	×	×	0	Q_0	Q_1	Q_2	右移输入0
1	1	0	↑	1	×	×	×	×	×	Q_1	Q_2	Q_3	1	左移输入1
1	1	0	↑	0	×	×	×	×	×	Q_1	Q_2	Q_3	0	左移输入0
1	1	1	↑	×	×	d_0	d_1	d_2	d_3	d_0	d_1	d_2	d_3	并行置数

结论：清零功能最优先（异步方式）。

计数、移位、并行输入都需**CP**的↑到来（同步方式）

输入										输出				说明
$\overline{CR}$	M_1	M_0	CP	D_{SL}	D_{SR}	D_0	D_1	D_2	D_3	Q_0	Q_1	Q_2	Q_3	
0	×	×	×	×	×	×	×	×	×	0	0	0	0	异步置零
1	×	×	0	×	×	×	×	×	×	保			持	保持
1	0	0	×	×	×	×	×	×	×	保			持	保持
1	0	1	↑	×	1	×	×	×	×	1	Q_0	Q_1	Q_2	右移输入 1
1	0	1	↑	×	0	×	×	×	×	0	Q_0	Q_1	Q_2	右移输入 0
1	1	0	↑	1	×	×	×	×	×	Q_1	Q_2	Q_3	1	左移输入 1
1	1	0	↑	0	×	×	×	×	×	Q_1	Q_2	Q_3	0	左移输入 0
1	1	1	↑	×	×	d_0	d_1	d_2	d_3	d_0	d_1	d_2	d_3	并行置数

工作方式控制端 M_1M_0区分四种功能。

M_1 M_0	功能
0 0	保持
0 1	右移
1 0	左移
1 1	并行置数

1.3　寄存器的应用实例

1．数据显示锁存器

数据显示锁存器；

序列脉冲

在计多


数码的

数值通常以 段数码显示器显示。

构成计

问题： ，人眼则无法辨认显示的

措施： 入锁存器，就可控制数据





若锁存信号$C=0$时，数据被锁存，译码显示电路稳定显示锁存的数据。

2．序列脉冲信号发生器

M_1M_0=01，为右移方式，
Q_3经非门接D_{SR}，
同时Q_3作为OUT。

首先令CR＝0，输出端全为零，则D_{SR}为1；






8位序列脉冲信号发生器输出波形

3. 顺序脉冲发生器

(1) 顺序正脉冲



令 $\overline{CR}=1$、$D_0\ D_1\ D_2\ D_3=0001$、$Q_0=D_{SL}$

①先并行置数


令 $M_1\ M_0=11$，加 CP 有效

②再不断左移


再令 $M_1\ M_0=10$ ，加 CP

电路开始左移操作，由 Q

③得到顺序正脉冲，宽度为



（2）顺序负脉冲



令 $\overline{CR}=1$、$D_0\ D_1\ D_2\ D_3$


① 先并行置数

② 再不断左移

由于 $Q_0=0\rightarrow G_1$ 输出

即 $M_1\ M_0=01$，加 CP

电路开始右移操作，



③ 得到顺序负脉冲，宽度为 CP 的一个周期。

2 二进制计数器

2.1 异步二进制计数器

2.2 同步二进制计数器

5.2 二进制计数器

计数器：用以统计输入时钟脉冲CP个数的电路。

计数器的分类：

1．按计数进制分

二进制计数器：按二进制数运算规律进行计数的电路称作二进制计数器。

十进制计数器：按十进制数运算规律进行计数的电路称作十进制计数器。

任意进制计数器：二进制计数器和十进制计数器之外的其它进制计数器统称为任意进制计数器。

二进制计数器是结构最简单的计数器，但应用很广。

2．按数字的变化规律

加法计数器：随着计数脉冲的输入作递增计数的电路称作加法计数器。

减法计数器：随着计数脉冲的输入作递减计数的电路称作减法计数器。

加/减计数器：在加/减控制信号作用下，可递增

3．按计数器中触发器翻转是否同步分

异步计数器：计数脉冲只加到部分触发器的时钟脉冲输入端上，而其它触发器的触发信号则由电路内部提供，应翻转的触发器状态更新有先有后的计数器，称作异步计数器。

同步计数器：计数脉冲同时加到所有触发器的时钟信号输入端，使应翻转的触发器同时翻转的计数器，称作同步计数器。

5.2.1 异步二进制计数器

异步计数器的计数脉冲没有加到所有触发器的CP端。

当计数脉冲到来时，各触发器的翻转时刻不同。分析时，要特别注意各触发器翻转所对应的有效时钟条件。

异步二进制计数器是计数器中最基本最简单的电路，它一般由接成计数型的触发器连接而成，计数脉冲加到最低位触发器的CP端，低位触发器的输出Q作为相邻高位触发器的时钟脉冲。

1．异步二进制加法计数器

必须满足二进制加法原则：逢二进一（1+1=10，即Q由1→0时有进位。）


组成二进制加法计数器时，各触发器应当满足：

① 每输入一个计数脉冲，触发器应当翻转一次（即用T′触发器）；

② 当低位触发器由1变为0时，应输出一个进位信号加到相邻高位触发器的计数输入端。

（1）**JK**触发器构成的**3**位异步二进制加法计数器（用CP脉冲下降沿触发）

① 电路组成



② 工作原理

F_0：$Q_0^{n+1} = \overline{Q_0^n}$（$CP$ 下降沿触发）

F_1：$Q_1^{n+1} = \overline{Q_1^n}$（$Q_0$ 下降沿触发）


F_2：$Q_2^{n+1} = \overline{Q_2^n}$（$Q_1$ 下降沿触发）

③ 计数器的状态转换表


3位二进制加法计数器状态转换表

CP顺序	Q_2	Q_1	Q_0	等效十进制数
0	0	0	0	0
1	0	0	1	1
2	0	1	0	2
3	0	1	1	3
4	1	0	0	4
5	1	0	1	5
6	1	1	0	6
7	1	1	1	7
8	0	0	0	0

④ 时序图



⑤ 状态转换图




⑥ 结论

如果计数器从000状态开始计数，在第八个计数脉冲输入后，计数器又重新回到000状态，完成了一次计数循环。所以该计数器是八进制加法计数器或称为模8加法计数器。

如果计数脉冲CP的频率为f_0，那么Q_0输出波形的频率为$1/2f_0$，Q_1输出波形的频率为$1/4\,f_0$，Q_2输出波形的频率为$1/8\,f_0$。这说明计数器除具有计数功能外，还具有分频的功能。

（2）由*D*触发器构成的3位异步二进制加法计数器（用*CP*脉冲上升沿触发）



触发器构成的3位异步二进制加法计数器

(a) 电路图　（b）时序图

2．异步二进制减法计数器

必须满足二进制数的减法运算规则：0-1不够减，应向相邻高位借位，即10-1＝1。


组成二进制减法计数器时，各触发器应当满足：

① 每输入一个计数脉冲，触发器应当翻转一次（即用T′触发器）；

② 当低位触发器由0变为1时，应输出一个借位信号加到相邻高位触发器的计数输入端。

（1）*JK*触发器组成的3位异步二进制减法计数器

（用*CP*脉冲下降沿触发）。




3位异步二进制减法计数器


(a)逻辑图　　(b)时序图

3位二进制减法计数器状态表

*CP*顺序	Q_2	Q_1	Q_0	等效十进制数
0	0	0	0	0
1	1	1	1	7
2	1	1	0	6
3	1	0	1	5
4	1	0	0	4
5	0	1	1	3
6	0	1	0	2
7	0	0	1	1
8	0	0	0	0



（2）*D*触发器构成的3位异步二进制减法计数器（用*CP*脉冲上升沿触发）。



异步二进制计数器的构成方法可以归纳为：

① *N*位异步二进制计数器由*N*个计数型（T′）触发器组成。

②若采用下降沿触发的触发器

加法计数器的进位信号从Q端引出

减法计数器的借位信号从$\overline{Q}$端引出

若采用上升沿触发的触发器

加法计数器的进位信号从$\overline{Q}$端引出

减法计数器的借位信号从Q端引出

*N*位二进制计数器可以计2^N个数，所以又可称为2^N进制计数器。

异步二进制计数器的优点：电路较为简单。

缺点：进位（或借位）信号是逐级传送的，工作频率不能太高；

状态逐级翻转，存在中间过渡状态 。

状态从111→000的过程？

111→110 →100 → 000

2.2 同步二进制计数器

同步计数器中，各触发器的翻转与时钟脉冲同步。同步计数器的工作速度较快，工作频率也较高。

1. 同步二进制加法计数器

（1）设计思想：

① 所有触发器的时钟控制端均由计数脉冲CP输入，CP的每一个触发沿都会使所有的触发器状态更新。

② 应控制触发器的输入端，可将触发器接成T触发器。

当低位不向高位进位时，令高位触发器的$T=0$，触发器状态保持不变；

当低位向高位进位时，令高位触发器的$T=1$，触发器翻转，计数加1。

（2）当低位全1时再加1，则低位向高位进位。

1＋1＝1

11＋1＝100

111＋1＝1000

1111＋1＝10000

……

可得到T的表达式为：

$$T_0=J_0=K_0=1$$


$$T_1=J_1=K_1=Q_0$$

$$T_2=J_2=K_2=Q_1Q_0$$


$$T_3=J_3=K_3=Q_2Q_1Q_0$$

4位二进制加法计数器的状态转换表

CP顺序	Q_3	Q_2	Q_1	Q_0
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
9	1	0	0	1
10	1	0	1	0
11	1	0	1	1
12	1	1	0	0
13	1	1	0	1
14	1	1	1	0
15	1	1	1	1
16	0	0	0	0



4位同步二进制加法计数器的时序图



2．同步二进制减法计数器

（1）设计思想：

① 所有触发器的时钟控制端均由计数脉冲CP输入，CP的每一个触发沿都会使所有的触发器状态更新。

② 应控制触发器的输入端，可将触发器接成T触发器。

当低位不向高位借位时，令高位触发器的$T=0$，触发器状态保持不变；

当低位向高位借位时，令高位触发器的$T=1$，触发器翻转，计数减1。

（2）触发器的翻转条件是：当低位触发器的Q端全1时再减1，则低位向高位借位。

$-1=1$

$100-1=11$

$1000-1=111$

$10000-1=1111$

……

可得到T的表达式为：

$$T_0=J_0=K_0=1$$

$$T_1=J_1=K_1=\overline{Q}_0$$

$$T_2=J_2=K_2=\overline{Q}_1\overline{Q}_0$$

$$T_3=J_3=K_3=\overline{Q}_2\overline{Q}_1\overline{Q}_0$$

4位二进制减法计数器的状态转换表

*CP*顺序	Q_3	Q_2	Q_1	Q_0
0	0	0	0	0
1	1	1	1	1
2	1	1	1	0
3	1	1	0	1
4	1	1	0	0
5	1	0	1	1
6	1	0	1	0
7	1	0	0	1
8	1	0	0	0
9	0	1	1	1
10	0	1	1	0
11	0	1	0	1
12	0	1	0	0
13	0	0	1	1
14	0	0	1	0
15	0	0	0	1
16	0	0	0	0


3．同步二进制可逆计数器

将加法和减法计数器综合起来，由控制门进行转换，可得到可逆计数器。

S为加／减控制端

S=1时，加法计数

S=0时，减法计数



4位同步二进制可逆计数器

3　计数器的应用实例

1. 构成分频器

分频器可用来降低信号的频率，是数字系统中常用的电路。

分频器的输入信号频率f_{I}与输出信号频率f_{O}之比称为分频比N。N进制计数器可实现N分频器。

程序分频器是指分频比N随输入置数的变化而改变的分频器。用集成计数器实现的程序分频器，在通信、雷达和自动控制系统中被广泛应用。具有并行置数功能的计数器都可以构成程序分频器。

74LS161的功能表

输入									输出			
$\overline{CR}$	$\overline{LD}$	CT_P	CT_T	CP	D_3	D_2	D_1	D_0	Q_3	Q_2	Q_1	Q_0
0	×	×	×	×	×	×	×	×	0	0	0	0
1		×	×	↑	d_3	d_2	d_1	d_0	d_3	d_2	d_1	d_0
		0	1	×	×	×	×	×	保		持	
		×	0	×	×	×	×	×	保			
1	1	1	1	↑	×	×	×	×	计			

清零功能最优先


同步并行置数

CP上升沿有效

$= Q_3 Q_2 Q_1 Q_0 CT_T$

CC4516为可逆4位二进制计数器

当高、低位计数器均减为0时



分频器的

当前置数值$S_7S_6S_5S_4S_3S_2S_1S_0$为10000011，则该程序分频器的分频比N=？


132＝8×16＋3＋1

接成减法计数器（U/D＝0）

改变预置数的值，可以改变分频比。

2．组成数字钟计数显示电路

通常数字钟需要一个精确的时钟信号，一般采用石英晶体振荡器产生，经分频后得到周期为1秒的脉冲信号*CP*。



个位十进制×十位六进制加法计数器

BCD-七段显示译码器7448，输出为高电平有效 。

选共阴型数码管BS201。

中规模时序逻辑电路的分析

1　MSI时序逻辑电路的分析步骤

可以采用与分析MSI组合逻辑电路类似的划分功能块方法。

划分的功能块既有组合逻辑电路功能块，又有时序逻辑电路功能块。

如有必要，在对整个电路进行整体功能分析时，可以画出电路的工作波形。


逻辑电路图 → 划分功能块 → 分析各块功能 → 分析整体功能

2　分析举例

例：分析下图所示电路的逻辑功能。设输出逻辑变量R、Y、G分别为红、黄和绿灯的控制信号


（2）分析各

反码输出的数据分配电路




（ 8进制计数器 力能划 译码器 功能 输出译码电路

（3）分析总体逻辑功能,画出电路的工作波形。



在CP作用下，计数器循环计数，输出信号R持续30S，Y持续10S，G持续30 S，Y持续10S，周而复始。总体电路逻辑功能为交通灯控制电路。

该电路只是原理性的，与实用的电路有较大差距。实际的交通灯，黄灯（Y）通常只亮1～2秒，而红灯（R）和绿灯（G）通常要亮60秒左右，故其控制电路要复杂一些。读者可自行设计实际的交通灯控制电路。



本章小结

时序电路任何时刻的输出不仅与当时的输入信号有关，而且还和电路原来的状态有关。从电路的组成上来看，时序逻辑电路一定含有存储电路（触发器）。

时序逻辑电路的功能可以用状态方程、状态转换表、状态转换图或时序图来描述。

数码寄存器是用触发器的两个稳定状态来存储0、1数据，一般具有清0、存数、输出等功能。

移位寄存器除具有数码寄存器的功能外，还有移位功能。由于移位寄存器中的触发器一定不能存在空翻现象，所以只能用主从结构的或边沿触发的触发器组成。移位寄存器还可实现数据的串行-并行转换、数据处理等。

计数器是一种非常典型、应用很广的时序电路，不仅能统计输入时钟脉冲的个数，还能用于分频、定时、产生节拍脉冲等。计数器的类型很多，按计数器时钟脉冲引入方式和触发器翻转时序的异同，可分为同步计数器和异步计数器；按计数体制的异同，可分为二进制计数器、二–十进制计数器和任意进制计数器；按计数器中数字的变化规律的异同，可分为加法计数器、减法计数器和可逆计数器。

对各种集成寄存器和计数器，应重点掌握它们的逻辑功能，对于内部电路的分析，则放在次要位置。现在已生产出的集成时序逻辑电路品种很多，可实现的逻辑功能也较强，应在熟悉其功能的基础上加以充分利用。